用钻石冷却芯片

十大品牌 2025年10月21日 14:44 0 aa

公众号记得加星标⭐️，第一时间看推送不会错过。

来源：内容编译自IEEE。

如今，惊人的计算能力正使我们从人类智能迈向人工智能。随着机器性能的提升，它们将不再仅仅是工具，而是塑造我们未来的决策者。

但强大的力量也伴随着巨大的……热量！

当纳米级晶体管以千兆赫兹的速度切换时，电子会在电路中快速移动，以热量的形式损失能量——当你的笔记本电脑或手机烤焦你的手指时，你就会感觉到这种热量。随着我们在芯片上塞入越来越多的晶体管，我们失去了有效散热的空间。热量没有迅速地在硅片上扩散（这使得散热更容易），反而积聚形成热点，这些热点的温度可能比芯片其他部分高出几十度。这种极端的高温迫使系统限制CPU和GPU的性能，以避免芯片性能下降。

换句话说，最初对小型化的追求，如今已演变成一场与热能的斗争。这一挑战涵盖所有电子产品。在计算领域，高性能处理器对功率密度的要求不断提高。（新款Nvidia GPU B300 服务器的功耗将接近 15 千瓦。）在通信领域，数字和模拟系统都要求晶体管输出更大的功率，以实现更强的信号和更快的数据速率。在用于能量转换和分配的电力电子器件中，效率的提升正受到热约束的制约。

与其让热量积聚，不如从一开始就在芯片内部将其分散开来，就像将一杯沸水倒入游泳池一样，将热量稀释。分散热量可以降低最关键的器件和电路的温度，并使其他久经考验的冷却技术更高效地工作。为此，我们必须在集成电路内部引入一种高导热材料，距离晶体管仅几纳米，同时又不影响晶体管任何极其精密敏感的特性。一种意想不到的材料——金刚石，就此诞生。

从某些方面来看，金刚石是理想的材料。它是地球上导热性能最强的材料之一，比铜的导热效率高出许多倍，同时还具有电绝缘性。然而，将其集成到芯片中却并非易事：直到最近，我们才知道如何在超过 1000°C 的电路熔渣温度下生长金刚石。

但我在斯坦福大学的研究小组完成了一项看似不可能的任务。我们现在可以在足够低的温度下，直接在半导体器件顶部培育出一种适合散热的钻石，即使是先进芯片内部最精密的互连线也能幸免于难。需要说明的是，这不是你在珠宝上看到的那种钻石，那种钻石是一块大的单晶。我们的钻石是一种厚度不超过几微米的多晶涂层。

潜在的好处可能是巨大的。在我们最早的一些氮化镓射频晶体管中，添加金刚石可使器件温度降低 50°C 以上。在较低温度下，晶体管对 X 波段无线电信号的放大效果比以前提高了五倍。我们认为，我们的金刚石对于先进的CMOS芯片将更加重要。研究人员预测，即将到来的芯片制造技术可能会使热点温度升高近 10°C [参见本期“未来的芯片将比以往更热”]。这可能就是为什么我们的研究引起了芯片行业的强烈兴趣，包括应用材料公司、三星公司和台积电公司。如果我们的工作继续取得成功，那么热量对 CMOS 和其他电子产品的限制也将大大减轻。

芯片中热量的起源和终结

当电流遇到电阻时，热量首先在晶体管及其连接处内部产生。这意味着大部分热量产生于半导体衬底表面附近。根据封装架构的不同，热量会从那里上升，穿过金属层和绝缘层，或者穿过半导体本身。然后，热量会遇到一种导热界面材料，该材料旨在将其扩散，最终到达散热器、散热器或某种液体冷却装置，由空气或液体将热量带走。

当今主流的冷却策略主要集中在散热器、风扇和散热器的进步上。为了追求更佳的冷却效果，研究人员探索了利用微流体通道进行液体冷却以及利用相变材料散热。一些计算机集群甚至将服务器浸入导热、介电（电绝缘）的液体中。

这些创新是向前迈出的关键一步，但它们仍然存在局限性。有些创新价格昂贵，只适用于性能最高的芯片；有些则过于笨重，无法胜任。（你的智能手机无法搭载传统的风扇。）而且，随着我们逐渐走向类似硅片摩天大楼、堆叠多层芯片的芯片架构，这些创新都不太可能非常有效。这种3D 系统的可行性取决于我们能否从其中的每一层散热。

最大的问题是芯片材料的导热性很差，热量会被困住并集中，导致芯片内部温度飙升。在更高的温度下，晶体管会泄漏更多电流，浪费更多电量；而且晶体管老化得也更快。

散热器允许热量横向移动，稀释热量，使电路冷却。但它们的位置距离发热点较远——当然，这是相对而言的——因此对解决这些热点问题帮助不大。我们需要一种能够在发热点纳米级范围内工作的散热技术。而这正是我们新型低温金刚石的关键所在。

如何制作钻石

在我的实验室转向开发金刚石作为散热材料之前，我们一直在研究将其作为半导体。金刚石的单晶形式（就像手指上的那种）具有较宽的带隙，能够承受巨大的电场。单晶金刚石还拥有所有材料中最高的热导率，达到每米每开尔文2200至2400瓦——大约是铜的六倍。多晶金刚石——一种更容易制造的材料——在生长厚厚时可以接近这些值。即使是这种形式，它的性能也优于铜。

尽管金刚石晶体管可能极具吸引力，但基于我研究氮化镓器件的经验，我敏锐地意识到，前路漫漫。问题在于规模。一些公司正在努力将高纯度金刚石基板的尺寸扩大到50毫米、75毫米甚至100毫米，但我们目前能够商业化获得的金刚石基板的直径仅为3毫米左右。

因此，我们决定尝试在大型硅片上生长金刚石薄膜，希望以此实现商业规模的金刚石基底。通常，这是通过在900°C或更高的高温下使甲烷和氢气发生反应来实现的。这会产生的不是单晶，而是一片由细柱组成的“森林”。随着纳米柱不断生长，它们会聚结成均匀的薄膜，但当它们形成高质量的多晶金刚石时，薄膜已经非常厚了。这种厚层生长会给材料增加应力，并经常导致开裂和其他问题。

但是，如果我们将这种多晶涂层用作其他设备的散热器呢？如果我们能让金刚石在晶体管的纳米尺度内生长，让它在垂直和横向上散热，并将其与芯片中的硅、金属和电介质无缝集成，那么它或许就能实现这一目标。

我们有充分的理由相信它会奏效。金刚石具有电绝缘性，而且介电常数相对较低。这意味着它制成的电容器性能较差，因此通过镶嵌金刚石的互连线发送的信号可能不会衰减太多。因此，金刚石可以充当“热电介质”，即电绝缘但导热的介质。

为了使我们的计划奏效，我们必须学习以不同的方式生长钻石。我们知道芯片内部没有空间生长厚膜。我们还知道，在生长过程的第一部分中制成的狭窄、尖锐的晶体柱不能很好地横向导热，因此我们需要从一开始就生长大颗粒晶体以使热量水平移动。第三个问题是，现有的钻石膜无法在设备侧面形成涂层，这对于本质上是3D 的设备来说非常重要。但最大的障碍是生长钻石膜所需的高温，这会损坏甚至摧毁集成电路的电路。我们必须将生长温度降低至少一半。

仅仅降低温度是行不通的。（我们尝试过：结果基本上是烟灰，而烟灰是导电的——这与我们的预期相反。）我们发现在混合物中添加氧气有帮助，因为它会持续蚀刻掉非金刚石的碳沉积物。通过大量的实验，我们找到了一种配方，可以在400°C的温度下在器件周围形成大颗粒多晶金刚石涂层，而400°C是CMOS电路和其他器件可以承受的温度。

热边界电阻

虽然我们找到了生长合适金刚石涂层的方法，但我们仍面临另一个关键挑战——声子瓶颈，也称为热边界阻 (TBR)。声子是热能包，就像光子是电磁能包一样。具体来说，它们是晶格振动的量子化版本。这些声子可以堆积在材料之间的边界，阻碍热量的流动。降低 TBR 一直是热界面工程的目标，通常通过在边界引入不同的材料来实现。但半导体仅与某些材料兼容，这限制了我们的选择。

最终，我们很幸运。在氮化硅覆盖的GaN上生长金刚石时，我们观察到了一些意想不到的现象：测得的TBR比之前报告的预期要低得多。（较低的TBR是由独立测量的，最初由英国布里斯托大学的Martin Kuball测量，后来由当时在佐治亚理工学院的Samuel Graham Jr.测量，他们两人都是我们多篇论文的合著者和合作者。）

通过进一步研究界面科学与工程，并与德克萨斯大学达拉斯分校的KJ Cho合作，我们找到了TBR较低的原因。金刚石与氮化硅界面处的混合导致了碳化硅的形成，碳化硅充当了声子的桥梁，从而实现了更高效的热传递。虽然这最初只是一项科学发现，但它的技术影响却是立竿见影的——采用碳化硅界面，我们的器件表现出了显著提升的热性能。

GaN HEMT：第一个测试案例

我们开始在氮化镓高电子迁移率晶体管 (HEMT) 中测试我们新的低TBR金刚石涂层。这些器件通过控制流经其沟道内形成的二维电子气的电流来放大射频信号。我们利用了加州大学圣巴巴拉分校Umesh Mishra实验室在HEMT方面的开创性研究成果，我曾在那里读研究生。Mishra实验室发明了一种名为N极性氮化镓的特殊材料。他们的N极性GaN HEMT在高频下表现出卓越的功率密度，尤其是在W波段（微波频谱的75至110千兆赫）。

这些HEMT之所以成为如此优秀的测试案例，是因为其一个决定性的特征：控制电流通过器件的栅极距离晶体管沟道只有几十纳米。这意味着热量产生于器件表面附近，我们的金刚石涂层可能造成的任何干扰都会迅速在器件的运行中显现出来。

我们引入了金刚石层，使其完全包裹住HEMT，甚至包括其侧面。通过将生长温度保持在400°C以下，我们希望能够保留核心器件的功能。虽然高频性能确实有所下降，但热性能的提升却非常显著——通道温度显著下降了70°C。这一突破可能成为射频系统的潜在变革性解决方案，使其能够以比以往更高的功率运行。

CMOS中的钻石

我们想知道我们的金刚石层是否也可以在高功率 CMOS 芯片中工作。我在斯坦福大学的同事H.-S. Philip Wong和Subhasish Mitra长期以来一直倡导 3D 堆叠芯片架构。在 CMOS 计算芯片中，3D 堆叠似乎是增加集成密度、提高性能和克服传统晶体管缩放限制的最可行方法。它已经用于一些先进的AI 芯片中，例如AMD 的 MI300 系列。它已经应用于通过 Nvidia GPU 和其他 AI 处理器传输数据的高带宽内存芯片中。这些 3D 堆栈中的多层硅大多通过微小的焊球连接，或者在某些先进的情况下仅通过它们的铜端子连接。从这些堆栈中获取信号和电源需要垂直铜链接穿过硅到达芯片封装的基板。

在我们的一次讨论中，Mitra 指出，3D 堆叠芯片的一个关键问题是堆叠内部形成的热瓶颈。在 3D 架构中，传统的散热器和其他用于 2D 芯片的技术已无法满足需求。从每一层提取热量至关重要。

我们在GaN热边界电阻方面的实验表明，类似的方法也适用于硅。当我们将金刚石与硅集成时，结果令人瞩目：形成了一层碳化硅中间层，使金刚石具有优异的热界面。

我们的努力引入了“热支架”的概念。在该方案中，纳米厚的多晶金刚石层将被集成在晶体管上方的介电层内，以散热。这些层将通过垂直导热体（称为热柱）连接，这些热柱由铜或更多金刚石制成。这些热柱将连接到另一个散热器，而该散热器又将连接到3D堆栈中下一个芯片上的热柱，依此类推，直到热量到达散热器或其他冷却设备。

我们与 Mitra 合作，模拟了真实计算工作负载产生的热量，并以此来运行一个概念验证结构。该结构由模拟双芯片堆栈中热点的虚拟加热器、金刚石散热器和铜质热柱组成。利用该结构，我们将温度降低到不使用支架时的十分之一。

仍有一些障碍需要克服。特别是，我们仍然需要找到一种方法，使金刚石涂层的顶部达到原子级平坦度。但是，我们正在与行业合作伙伴和研究人员合作，系统地研究这个问题以及其他科学技术问题。我们和我们的合作伙伴认为，这项研究可能为热管理提供一条颠覆性的新途径，并朝着未来维持高性能计算迈出关键一步。

开发金刚石热解决方案

我们现在打算迈向产业集成。例如，我们正在与美国国防高级研究计划局（DARPA）的Threads项目合作，该项目旨在利用器件级热管理技术开发高效可靠的X波段功率放大器，其功率密度将是现有器件的6到8倍。该项目由Tom Kazior构想并最初负责，是验证低温金刚石集成技术在GaN HEMT制造中应用的关键平台。它使我们能够与行业团队密切合作，同时保护我们自己和合作伙伴的工艺流程。国防应用需要卓越的可靠性，我们集成金刚石的HEMT正在与行业合作伙伴一起进行严格测试。早期结果令人鼓舞，将指导我们在未来两年内与合作伙伴一起改进生长工艺和集成技术。

但我们的愿景不止于GaN HEMT，还涵盖其他材料，尤其是硅基计算芯片。在后者方面，我们与台积电建立了合作关系，并正在通过斯坦福SystemX联盟和半导体研究公司（Semiconductor Research Corp.）与应用材料公司、美光公司、三星等公司拓展新的合作机会。在原本竞争激烈的竞争对手中，这种合作达到了非凡的水平。然而，散热是芯片制造中普遍存在的挑战，每个人都积极寻求最佳解决方案。

如果成功，我们的研究将重新定义各行各业的热管理。在我从事氮化镓器件研究的过程中，我亲眼目睹了类似这样的曾经激进的想法如何转变为行业标准。我相信，基于金刚石的散热技术也将遵循同样的轨迹，成为新一代电子产品摆脱热量束缚的关键推动力。

参考链接

https://spectrum.ieee.org/diamond-thermal-conductivity?utm_source=homepage&utm_medium=hero&utm_campaign=hero-2025-10-20&utm_content=hero1

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

END

今天是《半导体行业观察》为您分享的第4201期内容，欢迎关注。

★

加星标⭐️第一时间看推送，小号防走丢